Ciencia y Tecnología
El primer chip de menos de 1 nm ya está aquí. Lo ha fabricado IBM y es espectacular
Hacía mucho tiempo que no éramos testigos de un hito como este. Las innovaciones en el ámbito de la fabricación de semiconductores se suceden constantemente, pero lo que acaba de anunciar IBM es un logro monumental: ha conseguido producir el primer chip del mundo con tecnología subnanométrica. Esto significa, sencillamente, que ha sido fabricado en un nodo de 0,7 nm (o 7 ángstroms), lo que ha permitido a los ingenieros de esta compañía empaquetar casi 100.000 millones de transistores en una superficie del tamaño de una uña.
Cruzar la barrera del nanómetro no es solo una cuestión de cifras. Durante décadas, la industria de los circuitos integrados ha evolucionado bajo la lógica de la Ley de Moore. El problema es que ese principio ha ido perdiendo vigor a medida que los transistores se aproximan a las dimensiones de los propios átomos. La física cuántica es implacable: cada reducción adicional es un problema casi irresoluble. Llegar a 0,7 nm significa que IBM ha encontrado una salida a ese callejón. Y no lo ha hecho miniaturizando más los transistores según los diseños convencionales, sino reinventando por completo cómo se construyen.
Este nuevo chip ofrece hasta un 50% más de rendimiento. O un 70% más de eficiencia energética si lo comparamos con los circuitos integrados de 2 nm de la propia IBM. Estas dos métricas representan los extremos de un espectro que los diseñadores pueden ajustar según la aplicación a la que están destinados estos semiconductores. Para cargas de trabajo de inteligencia artificial (IA) generativa, infraestructura en la nube o dispositivos de próxima generación, esta flexibilidad no es un detalle menor: es exactamente lo que diferencia un chip viable de uno rupturista.
Apilar para escalar
La innovación más importante del circuito integrado de 0,7 nm de IBM es la tecnología nanostack, que podemos traducir al español como 'nanoapilamiento'. Esta es la primera arquitectura tridimensional de la industria basada en nanoláminas apiladas, y ha sido desarrollada íntegramente por IBM.
Para entender qué significa nos interesa recordar que la generación anterior de la tecnología de frontera, las nanoláminas, supuso un salto conceptual muy importante frente a los transistores FinFET: en lugar de un transistor con una aleta vertical, las nanoláminas disponen varias láminas horizontales de silicio apiladas y envueltas por la puerta de control, lo que mejora el rendimiento eléctrico en un espacio más reducido.
Nanostack va un paso más allá: apila y desplaza de forma escalonada transistores enteros en tres dimensiones, aprovechando así la integración secuencial 3D para meter más lógica en menos superficie. Lo que diferencia a esta arquitectura de un mero ejercicio de miniaturización es que cada capa apilada puede incorporar combinaciones de materiales distintos, lo que permite optimizar el rendimiento y la eficiencia energética de cada transistor de forma independiente.
No todos los transistores de un chip necesitan comportarse igual. Algunos priorizan la velocidad, y otros el ahorro energético
O expresado de otra manera: no todos los transistores de un chip necesitan comportarse igual. Algunos priorizan la velocidad, y otros el ahorro energético. Nanostack hace posible afinar ese equilibrio capa por capa, algo que las arquitecturas planas (o incluso las de nanoláminas convencionales) no permiten con la misma granularidad.
IBM también presentó en la conferencia VLSI 2026 resultados que demuestran una mejora del 40% en la escala de la SRAM gracias a esta arquitectura, lo que permite fabricar semiconductores capaces de manejar las demandas de ancho de banda de las cargas de trabajo de IA más exigentes.
La validación experimental de la arquitectura nanostack se apoya en tres pilares esenciales: el enlace dieléctrico ultrafino en integración CMOS, la demostración de la capacidad de ingeniería de doble canal y la operación funcional de un inversor CMOS con el rendimiento de conmutación esperado.
Este último punto importa especialmente: un inversor CMOS funcional es, en la práctica, la unidad lógica más elemental de cualquier circuito digital. Que nanostack lo ejecute con las métricas previstas confirma que esta arquitectura no es solo un resultado de laboratorio prometedor; es una tecnología que puede construirse físicamente y trasladarse a la computación real.
IBM y sus socios (Lam Research, Tokyo Electron y SCREEN Semiconductor Solutions) llevan mucho tiempo trabajando en las herramientas y los procesos de fabricación con litografía de ultravioleta extremo High NA de ASML en sus instalaciones de Albany (Nueva York).
Anderon es una empresa de fabricación de chips cuánticos independiente de IBM
No obstante, recorrer el camino que separa el laboratorio de las fábricas requiere mucho tiempo. IBM estima un horizonte de producción de entre tres y cinco años para la primera adopción comercial de la tecnología nanostack en el nodo subnanométrico, con un itinerario que proyecta al menos una década de escalado adicional.
Por otro lado, esta compañía acaba de anunciar Anderon, una empresa de fabricación de chips cuánticos independiente de IBM que combinará su experiencia en computación cuántica y semiconductores para fabricar obleas cuánticas a escala industrial.
Sea como sea, con el nodo de 7 ángstroms IBM no solo demuestra que la era del escalado subnanométrico es físicamente posible: también reivindica su papel como laboratorio de referencia en una industria que lleva años buscando la salida a los límites del silicio.
Imagen | IBM
–
La noticia
El primer chip de menos de 1 nm ya está aquí. Lo ha fabricado IBM y es espectacular
fue publicada originalmente en
Xataka
por
Laura López
.
Hacía mucho tiempo que no éramos testigos de un hito como este. Las innovaciones en el ámbito de la fabricación de semiconductores se suceden constantemente, pero lo que acaba de anunciar IBM es un logro monumental: ha conseguido producir el primer chip del mundo con tecnología subnanométrica. Esto significa, sencillamente, que ha sido fabricado en un nodo de 0,7 nm (o 7 ángstroms), lo que ha permitido a los ingenieros de esta compañía empaquetar casi 100.000 millones de transistores en una superficie del tamaño de una uña.
Cruzar la barrera del nanómetro no es solo una cuestión de cifras. Durante décadas, la industria de los circuitos integrados ha evolucionado bajo la lógica de la Ley de Moore. El problema es que ese principio ha ido perdiendo vigor a medida que los transistores se aproximan a las dimensiones de los propios átomos. La física cuántica es implacable: cada reducción adicional es un problema casi irresoluble. Llegar a 0,7 nm significa que IBM ha encontrado una salida a ese callejón. Y no lo ha hecho miniaturizando más los transistores según los diseños convencionales, sino reinventando por completo cómo se construyen.
Este nuevo chip ofrece hasta un 50% más de rendimiento. O un 70% más de eficiencia energética si lo comparamos con los circuitos integrados de 2 nm de la propia IBM. Estas dos métricas representan los extremos de un espectro que los diseñadores pueden ajustar según la aplicación a la que están destinados estos semiconductores. Para cargas de trabajo de inteligencia artificial (IA) generativa, infraestructura en la nube o dispositivos de próxima generación, esta flexibilidad no es un detalle menor: es exactamente lo que diferencia un chip viable de uno rupturista.
Apilar para escalarLa innovación más importante del circuito integrado de 0,7 nm de IBM es la tecnología nanostack, que podemos traducir al español como 'nanoapilamiento'. Esta es la primera arquitectura tridimensional de la industria basada en nanoláminas apiladas, y ha sido desarrollada íntegramente por IBM.
Para entender qué significa nos interesa recordar que la generación anterior de la tecnología de frontera, las nanoláminas, supuso un salto conceptual muy importante frente a los transistores FinFET: en lugar de un transistor con una aleta vertical, las nanoláminas disponen varias láminas horizontales de silicio apiladas y envueltas por la puerta de control, lo que mejora el rendimiento eléctrico en un espacio más reducido.
En Xataka
Tus contraseñas no resistirán el "apocalipsis cuántico": cómo proteger tus archivos con cifrado postcuántico hoy mismo
Nanostack va un paso más allá: apila y desplaza de forma escalonada transistores enteros en tres dimensiones, aprovechando así la integración secuencial 3D para meter más lógica en menos superficie. Lo que diferencia a esta arquitectura de un mero ejercicio de miniaturización es que cada capa apilada puede incorporar combinaciones de materiales distintos, lo que permite optimizar el rendimiento y la eficiencia energética de cada transistor de forma independiente.
No todos los transistores de un chip necesitan comportarse igual. Algunos priorizan la velocidad, y otros el ahorro energético
O expresado de otra manera: no todos los transistores de un chip necesitan comportarse igual. Algunos priorizan la velocidad, y otros el ahorro energético. Nanostack hace posible afinar ese equilibrio capa por capa, algo que las arquitecturas planas (o incluso las de nanoláminas convencionales) no permiten con la misma granularidad.
IBM también presentó en la conferencia VLSI 2026 resultados que demuestran una mejora del 40% en la escala de la SRAM gracias a esta arquitectura, lo que permite fabricar semiconductores capaces de manejar las demandas de ancho de banda de las cargas de trabajo de IA más exigentes.
La validación experimental de la arquitectura nanostack se apoya en tres pilares esenciales: el enlace dieléctrico ultrafino en integración CMOS, la demostración de la capacidad de ingeniería de doble canal y la operación funcional de un inversor CMOS con el rendimiento de conmutación esperado.
Este último punto importa especialmente: un inversor CMOS funcional es, en la práctica, la unidad lógica más elemental de cualquier circuito digital. Que nanostack lo ejecute con las métricas previstas confirma que esta arquitectura no es solo un resultado de laboratorio prometedor; es una tecnología que puede construirse físicamente y trasladarse a la computación real.
En Xataka
Cómo pedirle a la IA que te critique de verdad (y no que te dé la razón siempre)
IBM y sus socios (Lam Research, Tokyo Electron y SCREEN Semiconductor Solutions) llevan mucho tiempo trabajando en las herramientas y los procesos de fabricación con litografía de ultravioleta extremo High NA de ASML en sus instalaciones de Albany (Nueva York).
Anderon es una empresa de fabricación de chips cuánticos independiente de IBM
No obstante, recorrer el camino que separa el laboratorio de las fábricas requiere mucho tiempo. IBM estima un horizonte de producción de entre tres y cinco años para la primera adopción comercial de la tecnología nanostack en el nodo subnanométrico, con un itinerario que proyecta al menos una década de escalado adicional.
Por otro lado, esta compañía acaba de anunciar Anderon, una empresa de fabricación de chips cuánticos independiente de IBM que combinará su experiencia en computación cuántica y semiconductores para fabricar obleas cuánticas a escala industrial.
Sea como sea, con el nodo de 7 ángstroms IBM no solo demuestra que la era del escalado subnanométrico es físicamente posible: también reivindica su papel como laboratorio de referencia en una industria que lleva años buscando la salida a los límites del silicio.
Imagen | IBM
En Xataka | De la debacle del mercado de las memorias emerge una salvación inesperada para el usuario final: los chips chinos
En Xataka | China necesita desarrollar un nuevo tipo de chips inmune a las sanciones de EEUU. Y sus científicos acaban de lograrlo
– La noticia
El primer chip de menos de 1 nm ya está aquí. Lo ha fabricado IBM y es espectacular
fue publicada originalmente en
Xataka
por
Laura López
.
